SW 3 Assembler 2010.04.05 v2 cmaj, Informatyka WEEIA 2010-2015, Semestr IV, Systemy Wbudowane
[ Pobierz całość w formacie PDF ]
Systemy wbudowane
Dariusz Makowski
Katedra Mikroelektroniki i Technik
Informatycznych
tel. 631 2720
dmakow@dmcs.pl
1
Katedra Mikroelektroniki i Technik Informatycznych DMCS
Systemy wbudowane
Zakres przedmiotu
Systemy mikroprocesorowe, systemy wbudowane
Rodzina procesorów ARM
Asembler
Urządzenia peryferyjne
Pamięci i dekodery adresowe
Programy wbudowane na przykładzie procesorów ARM
Metodyki projektowania systemów wbudowanych
Interfejsy w systemach wbudowanych
Systemy czasu rzeczywistego
2
Katedra Mikroelektroniki i Technik Informatycznych DMCS
Systemy wbudowane
Asembler procesora ARM (1)
Operand
źródłowy 1
Operand
źródłowy 2
Operand
docelowy
ADD
EQ
S
r0, r1, r2
kod operacji
(mnemonik)
aktualizacja
rejestru CPSR
warunek wykonania
instrukcji
3
Katedra Mikroelektroniki i Technik Informatycznych DMCS
Systemy wbudowane
Asembler procesora ARM (2)
Składnia assemblera:
A
=
B
+
C
;
Wynik
<=
Argument 1
operacja
Argument 2
)
SUB
Rd
,
Rs
,
Operand_2
; R1 = R2 - R3
SUB
R1
,
R2
,
R3
Jako operand docelowy oraz pierwszy operand źródłowy zawsze należy używać
rejestru
Operand źródłowy drugi może zostać podany w postaci rejestru, wartości stałej lub
wartości skalowanej:
Rx
, np. R8
#wartość_stała
, np. #5
Rx, operacja_skalowania
, np. LSR #5
4
Katedra Mikroelektroniki i Technik Informatycznych DMCS
Systemy wbudowane
Flexible
Operand
Operand
Flexible
Operand źródłowy drugi (tzw. Flexible Operand 2) może zostać podany w postaci rejestru,
wartości stałej lub wartości skalowanej:
Rx
, np. R8
#wartość_stała
, np. #5
Rx, operacja_skalowania
, np. LSR #5, np:
AND
R1, R2, R1
; R1 = R2 + R1
ADC
R5, R7, #255
; R5 = R7 + 255
ADD
R5, R7, R8, ROR #3
; R5 = R7 + (R8>>3)
5
Katedra Mikroelektroniki i Technik Informatycznych DMCS
[ Pobierz całość w formacie PDF ]